# **CLOCK REPRODUCING METHOD AND CIRCUIT**

Publication number: JP2000183992 (A)

Publication date: 2000-06-30

Inventor(s): SUGITA YASUSHI: NISHIKAWA MASAKI

Applicant(s): TOSHIBA CORP

Classification:

-international: H04L27/22; H04L7/00; H04L7/03; H04L27/22; H04L7/00; H04L7/033; (IPC1-


7): H04L27/22; H04L7/00; H04L7/033

- European:

Application number: JP19980360715 19981218 Priority number(s): JP19980360715 19981218

# Abstract of JP 2000183992 (A)

PROBLEM TO BE SOLVED: To obtain a clock reproducing method and circuit for reducing the influence of pattern jitter, SOLUTION: A clock reproducing circuit reproduces a sample timing clock from a data signal inputted by detecting a BPSK modulated signal. This circuit is provided with a timing phase error detecting circuit 16 for sequentially detecting the phase error of a sample timing clock corresponding to the waveform of the data signal as an error signal, timing phase error validity decision circuit 15 for deciding whether each phase error value of the error signal is valid or invalid, smoothing filter 11 for selecting the phase error value of the error signal obtained from the phase error detecting circuit 16, based on the decided result of the phase error validity decision circuit 15, and sequentially smoothes it, PLL filter 12 for smoothing the output of the smoothing filter 11 by temporal integration for removing noise components, and numerical control oscillator 13 for correcting the phase of the sample timing clock based on a numerical value obtained by operating the temporal integration of the output of the PLL filter.



Data supplied from the esp@cenet database - Worldwide

# (19)日本國特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-183992 (P2000-183992A)

(43)公開日 平成12年6月30日(2000.6.30)

(51) Int.Cl.7		織別記号	FI			テーマコード(参考)
H04L	27/22		H04L	27/22	С	5 K 0 0 4
	7/00			7/00	Ą	5K047
	7/033			7/02	В	


		審查請求	未謝求 請求項の数7 〇L (全 5 頁)
(21)出驗番号	特顯平10360715	(71)出職人	000003078 株式会社東芝
(22) 出版日	平成10年12月18日(1998, 12, 18)	神奈川県川崎市幸区堀川町72番地	
		(72)発明者	杉田 康 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝マルチメディア技術研究所内
		(72)発明者	西川正樹
			神奈川県横浜市磯子区第杉田町8番地 株式会社東芝マルチメディア技術研究所内
		(74)代理人	100058479
			<b>弁理士 鈴江 武彦 (外6名)</b>
			<b>シ</b> 級対策 <b>級</b> 級

# (54) 【発明の名称】 クロック再生方法および回路

#### (57)【要約】

【課題】バターンジッタの影響を低減する。

【解決手段】クロック再生回路はBPSK変調信号を検 波して入力されるデータ信号からサンプルタイミングク ロックを再生するもので、データ信号の波形に対するサ ンプルタイミングクロックの位相誤差を順次誤差信号と して検出するタイミング位相誤差検出回路16と、この 誤差信号の各位相談差値が有効および無効のどちらであ るかを判定するタイミング位相議差有効判定国路15 と、位相誤差検出回路16から得られる誤差信号の位相 誤差値を位相誤差有効判定回路15の判定結果に基づい て選別してから順次平滑化する平滑フィルタ11と、雑 音成分を除去するために平滑フィルタ11の出力を時間 積分により平滑化するPLLフィルタ12と。PLLフ ィルクの出力を時間積分して得られる数値に基づいてサ ンプルタイミングクロックの位相を修正する数値制御発 振器13とを備える。



#### 【特許請求の範囲】

【請求項1】 デジタル変調信号を検波して入力される データ信号からサンブルタイミングクロックを再生する クロック再生方法であって、

データ信号の波形に対するサンプルタイミングクロック の位相誤差を位相誤差信号として順次検出し、

この位相談差信号の各位相談差値が有効および無効のど ちらであるかを判定し、

有効であると判定された位相混差値について誤差信号を 平滑化し

平滑化された位相調差信号に基づいてサンプルタイミングクロックの位相を修正することを特徴とするクロック 再生方法。

【請求項2】 少なくとも前記判定および前記平滑化 は、論理処理により実行されることを特徴とする請求項 1に記載のクロック再生方法。

【請求項3】 前記平滑化は、予め保持され所定数の有 効位相誤差値を利用して行われることを特徴とする請求 項2に記載のクロック再生方法。

【請求項4】 前記平潛化は、新規の有効位相談差値を 保持する代りに古い有効誤差値を破棄するバッファ処理 により子め保持される有効位相誤差値の数を前記所定数 に維持することを特徴とする請求項3に記載のクロック 再生方法。

【請求項5】 デジタル変調信号を検波して入力される データ信号からサンブルタイミングクロックを再生する クロック再生囲路であって、

データ信号の被形に対するサンプルタイミングクロック の位相誤差を誤差信号として順次検出する検出器と、 この誤差信号の各位相誤差値が有効および無効のどちら であるかを判定する判定器と、

前記検出器から得られる位相談差信号の位相談差値を前 記判定器の判定結果に基づいて選別してから順次平滑化 する第1平滑フィルタと、

雑音成分を除去するために前記第1平滑フィルタの出力 を時間積分により平滑化する第2平滑フィルタと、

前記第2平滑フィルタの出力を時間積分して得られる数 値に基づいてサンブルタイミングクロックの位相を修正 する数値制御発振器とを備えることを特徴とするクロッ ク再生開路。

【請求項6】前記第1平滑フィルタは、前記判定器が位相誤差値を有効であると判定するタイミングに同期して動作するすることを特徴とする請求項5に記載のクロック再生囲路。

【請求項7】 前記第1平滑フィルタは、先入先出型有限インバルス応答フィルタであることを特徴とする請求項6に記載のクロック再生回路。

# 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、一般にデジタル変

調信号を復調するデジタル復調装置に関し、特にこのデ ジタル変調信号を検液して入力されるデータ信号のサン プリングに必要なタイミングクロックを再生するクロッ ク再生方法およびクロック再生回路に関する。

#### [0002]

【従来の技術】BPSK (Binary Phase Shift Keying) のようなデジタル変調信号を復調するデジタル復調装置 は、一般にデジタル変調信号を検波して得られるデータ 信号からサンアルタイミングクロックを再生する。

【0003】このクロック再生では、シンボルタイミングとサンブルタイミングとの位相ずれがゼロクロス法を利用して検出され、この検出結果に基づいてサンブルタイミングクロックの位相が修正される。このため、データ信号は例えばシンボルレートの2倍の周波数でオーバーサンブリングされる。すなわち、シンボルタイミングの中間点に対応するタイミングでもサンブリングが行われる。データ信号が2つの連続するサンブルタイミング間でゼロクロスしてサンブル値が正の値から負の値に遊移するとすれば、サンブルタイミングの位相進みにより正のサンブル値が得られる。このようにサンブル値はサンブルタイミングとシンボルタイミングとの位相ずれに依存することから、サンブルタイミングとロックの位相談差がこのサンブル値に基づいて検出される。

【0004】ところで、データ信号のサンブル値が連続して同じ極性となる場合には、シンボルタイミングとサンブルタイミングとの位相ずれを検出することができず、一時的に位相同期がとれない状態となる。この一時的な位相非問期は再生されたサンブルタイミングクロックの位相ジッタの大きさに影響し、これが原因で発生する位相ジッタをパターンジッタと呼ぶ。

#### [0005]

【発明が解決しようとする課題】上述のバターンジッタ は避けられないものである。しかし、安定なクロック再 生を行うためにバターンジッタの影響を低減する必要が ある。

【0006】本発明の目的は、バターンジックの影響を 低減できるクロック再生方法および囲路を提供すること にある。

# [0007]

【課題を解決するための手段】本発明は、デジタル変調信号を検液して入力されるデータ信号の波形に対するサンプルタイミングクロックの位相誤差を位相誤差信号として順次検出し、この位相誤差信号の各位相誤差値が有効および無効のどちらであるかを判定し、有効であると判定された位相誤差値について誤差信号を平滑化し、平滑化された位相誤差信号に基づいてサンブルタイミングクロックの位相を修正するものである。

【0008】すなわち、有効な位相誤差が検出された場合にこれを平滑化し、検出位相誤差が無効である間にお

いてもサンプルタイミング位相の修正を継続する。従って、再生されたサンプルタイミングクロックに対するパーターンジッタの影響を軽減させることができる。

## 100091

【発明の実施の形態】以下、本発明の一実施形態に係る クロック再生囲路について図面を参照して説明する。

【0010】図1はこのクロック再生回路を含む復調器の構成を示す。この復調器は例えばBPSK方式のデジタル変調信号を復調するデジタル復調装置であり、デジタル変調信号を直交検波して分離された同相信号および直交信号で構成される中間周波数の入力データ信号1をサンブリングし、サンプリングされた信号からベースバンド信号を復調し、かつサンブルタイミングクロックを再生するものである。

【0011】このクロック再生回路は、入力データ信号

1の同相信号および直交信号をそれぞれサンブリングし てデジタル形式に変換するA/D変換器2、A/D変換 器2の出力信号3とキャリア信号8とを複業業算する複 素乗算器4、この複素乗算器4の出力信号5からキャリ ア位相談差を検出するキャリア位相談差検出器6、キャ リア位相誤差検出器の出力信号をキャリア再生回路7で 平滑化してキャリア信号8を再生するキャリア再生回路 7を備える。このクロック再生回路はさらにデータ信号 1のシンボルレートの2倍の周波数を基準とするサンプ ルタイミングクロック14を発生する数値制御発振器 (NCO) 13、このタイミングクロック14の位相談 差を検出するタイミング位相誤差検出回路 16、この位 和誤差検出回路16によって検出される位相誤差が有効 および無効のいずれであるかを判定するタイミング位相 誤差有効判定回路 15、この判定回路 15から出力され るイネーブル信号10の制御により位相誤差検出回路か ら出力される位相談差信号9を選択的に平滑化する平滑 フィルタ11、および平滑フィルタ11から出力される 位相誤差信号をさらに平滑化して数値制御発振器13を 制御するPLしフィルタ12を備える。A/D変換器2 のサンブルタイミングは数値制御発振器13から発生さ れるサンブルタイミングクロック14の位相によって決 定される。複楽乗算器4では、A/D変換器102の出 力信号3とキャリア信号8との複素乗算によりキャリア 位相が除去される。複素兼算器4の出力信号5はデジタ ル復調出力である。タイミング位相誤差検出回路16お よびタイミング位相認差有効判定回路15は複素乗算器 4の出力信号5のうちの一方を共通に受取るよう接続さ ns.

【0012】図2は入力データ信号のアイパターンに対するサンプルタイミングおよびシンボルタイミングの関係を示す。タイミング位相談差検出回路16はシンボルタイミングとサンブルタイミングとの位相ずれをゼロクロス法を利用して検出する。データ信号1がサンブルタイミングP-1、P、P+1の間で正の値から負の値に

選移する波形S1であるとすれば、サンブルタイミング Pの位相進みにより正のサンブル値+LVが得られ、サンブルタイミングPの位相遅れにより負のサンブル値ー LVが得られる。このようにサンブル値はサンブルタイミングとシンボルタイミングとの位相ずれに依存することから、サンブルタイミングクロックの位相誤差値がこのサンブル値に基づいて検出される。位相誤差値号9は位相誤差検出回路16により順次検出される位相誤差の値を表す信号である。

【0013】タイミング位相誤差有効判定回路15は複 業乗算器4の出力信号5に基づいて位相誤差値の有効判 定動作をシンボルレートで行う。すなわち、データ信号 1が波形S1であれば、サンアルタイミングP-1, P, P+1で得られたサンプル値が正の値から負の値に 遷移することになる。サンブル値が正から負または負か ら正に遷移したということは、ゼロクロス法でクロック 位相談差が求まるということである。タイミング位相談 差有効判定回路 15はこのようなサンプル結果からサン プルタイミングPでタイミング位相誤差検出囲路16に より検出される位相誤差値を有効であると判定する。他 方、データ信号が波形S2であれば、サンプルタイミン グP-1、P、P+1で得られたサンプル値が正の値か ら負の値に選移しないことになる。タイミング位相談差 有効判定回路15はこのようなサンプル結果からサンプ ルタイミングPでタイミング位相認差検出回路16によ り検出される位相誤差値を無効であると判定する。イネ ープル信号10は位相誤差値が有効である時に"1"に 立ち上がり、位和誤差値が無効である時に"0"に立ち 下がる。これにより、位相誤差信号9のうちの有効な位 相談差値だけがイネーブル信号10に同期して平滑フィ ルタ11で平滑化され、PLLフィルタ12に出力され る。PLLフィルク112は高調波成分を除去するロー パスフィルタであり、この誤差信号をさらに平滑化した 数値を数値制御発振器13に出力する。数値制御発振器 13は入力される数値を時間積分することによりサンプ ルタイミングクロック14の位相を修正する。

【0014】図3は図1に示す平滑フィルタ11の構成を示す。この平滑フイルタ11は縦列接続されたフリップフロップ(FF)23,24,25、これらフリップフロップ23-25の出力端にそれぞれ接続される係数乗算器26,27,28、およびこれら係数乗算器26-28に共通に接続される加算器29を有する。フリップフロップ23、24、25はイネーブル信号10の立上がりに同時に応答して保持動作を行う。フリップフロップ23はタイミング位相誤差検出回路16からの位相誤差信号9を保持し、フリップフロップ24はフリップフロップ23の出力信号23Sを保持し、フリップフロップ25はフリップフロップ24の出力信号24Sを保持する。すなわち、フリップフロップ23、24、25はタイミング位相誤差有効判定回路15における有効な

位相議差値という判定によりイネーブル信号10を立ち上げた時にそれぞれの入力値を保持し、無効な位相誤差値という判定によりイネーブル信号10を立ち下げた時に適前の入力値を保持し続ける。係数乗算器26、27、28はそれぞれフリップフロップ23、24、25の出力信号23S、24、25Sに係数A、B、Cを乗じる、加算器29はこれら係数乗算器26、27、28の出力値26S、27S、28Sを加算しこの加算結果を位相誤差信号29SとしてPLLフィルタ12に出力する

【0015】図4を参照して平滑フィルタ11の動作を さらに説明する。図4(A)は有効位相誤差値について 平滑化を行わない場合に得られる平滑フィルタ11の出 カを示し、図4(B)は有効位相誤差値について平滑化 を行った場合に得られる平滑フィルタ11の出力を示 す。平滑フィルタ11はイネーブル信号10が立上がる 有効誤差発生タイミングで有効位相誤差値を平滑化す る。もし、この平滑化を省略した場合、図3(A)に示 すように位相誤差信号298が有効誤差発生タイミング に一致するシンボルタイミングで有効位相誤差値に設定 されPLLフィルタ12に出力される。これに続き有効 誤差発生タイミングに一致しないシンボルタイミングで は、位相誤差信号298が"0"の位相誤差値に戻され る。この場合、平滑フィルタ11の出力がシンボルタイ ミングに開期して大きく変動する。このようなパターン ジッタはサンブルタイミングクロック14の位相ジッタ を悪化させる原因となる。

【0016】これに対して、有効位相誤差値が例えば係数A、B、Cを全て等しく設定して平滑される場合には、図3(B)に示すように位相誤差信号29Sが有効誤差発生タイミングに一致するシンボルタイミングで最新3個の有効位相誤差値の平均値に設定されPLLフィルタ12に出力される。これに続き有効誤差発生タイミングに一致しないシンボルタイミングでも。位相誤差信号29Sが最新3個の有効位相誤差値の平均値に設定される。この場合、平滑フィルタ11の出力変動が図2(A)に示す場合によりも小さくなる。このため、バタ

ーンジッタがサンプリングタイミングクロック14に与

える影響も軽減される。

【0017】尚、平滑フィルタ11は本実施形態において3タップの先入先出(FIFO)型有限インバルス応答(FIR)フィルタで構成されるとしたが、タップ数とフィルタ構造は任意である。すなわち、イネーブル信号10の立上がりで得られる誤差信号を有効であるとして平滑化して出力するものであればよい。このときのタップ数および係数は、イネーブル信号10が"1"に維持される時間福とサンブルタイミングクロック14の位相誤差信号9に含まれると推定される妨害雑音成分の大きさと特徴によって決定される。

【0018】また、本実施形態では、BPSK変調信号

が直交変調波であるため、検波により岡相信号および直 交信号という2信号に分離される。タイミング位相談差 検出回路16はこれら2信号のうちの…方に基づいて動 作するように構成されているが、タイミング位相談差検 出回路16および平滑フィルタ11を岡相信号および直 交信号のそれぞれに対して設け、それぞれの平滑フィル タ11の出力を加算するように構成してもよい。

【0019】また、キャリア同期のための複素乗算器1 4がタイミング位相誤差検出器16よりも前段で処理を 行うが、後段で処理を行ってもよい。このような配置変 更はパターンジッタを軽減する本発明の意図を制限する ものではない。

【0020】また、本発明は図2に示すゼロクロス法を始めとして、デジタル変調信号を検波して得られるデータ信号の波形から有効なタイミングクロックの位相誤差を確実に検出することが難しいようなタイミング誤差検出方法全てに適用可能であり、またその際に変調の種類にも依存しない。例えばゼロクロス法をQPSK変調信号に適用した場合にも本発明による平滑フィルタおよびタイミング位相誤差有効判定囲路を用いて誤差信号を平滑化し、パターンジックを軽減することができる。具体的には、QPSKの他に16QAM、32QAM、64QAM、128QAM、256QAMを始めとする多値の直交変調方式、8PSK、16PSKなどの多値の位相変調方式、8VSB、16VSBなどの多値のデジタル振幅変調方式などに適用できる。

【0021】さらに、本発明は上述のような構成に限定されず、その要旨を逸脱しない範囲において様々に変形することが可能である。例えば、上述したタイミング位相談差有効判定回路15、タイミング位相談差検出回路16、平滑化フィルタ11の論理処理の全てまたはいずれかを実行するために、ソフトウェアプログラムに従って動作するDSPやCPUを利用することも可能である

## [0022]

【発明の効果】以上のように本発明によれば、誤差発生 タイミングに依存する平滑フィルタで発生した誤差信号 を平滑化することにより、入力信号のパターンジッタを 効果的に軽減し、再生サンブルタイミング位相の位相ジ ッタを軽減することができる。

# 【図面の簡単な説明】

【図1】本発明の一実施形態に係るクロック再生回路の 構成を示す図である。


【図2】図1に示すタイミング位相網差検回路の動作を 説明する図である。

【図3】図1に示す平滑フィルタの構成を示す図である。

【図4】図3に示す平滑フィルタの動作特性を説明する 図である。

# 【符号の説明】

11…平滑フィルタ、12…PLLフィルタ、13…数 飽制爆発振器、15…タイミング位相誤差有効判定回 路、16…タイミング位相誤差検出回路。



フロントベージの続き

Fターム(参考) 5K004 AA05 FA03 FG02 FH05 FH08 FK16 5K047 AA06 BE02 GB09 GG25 GG45 MMB3 MM48 MM60